ADC_OPT_SOC_8b 電路拆分與 Placement 建議

—— 為後續 routing / LVS / DRC / PEX 做準備

項目	內容
對象 netlist	`Coherent_OPT_ADC_SoC_7nm.netlist`（524 行，auCdl），top cell `ADC_OPT_SOC_8b` SHA-256 `c173e819d9e46c36b7c4fda24f9c01e0174167c8fe1ac790d8b0110fd5a3fec0`
電路	8 路時間交錯（TI）flash-pipeline ADC，8 bit、64 GS/s（每路 8 GS/s），含 ADPLL、參考 buffer、IO ring
目標製程	7nm FinFET。具體規則以實驗室現有的 ASAP7 r1p7 + Calibre 為例 [2][3]；6nm 見 §9
示意圖	圖 1 `fig1_partition.svg`、圖 2 `fig2_optionA.svg`、圖 3 `fig3_optionB.svg`、圖 4 `fig4_optionC.svg`、圖 5 `fig5_channel.svg`
日期	2026-09-23

> 本文件是 netlist 靜態審查與 placement 約束提案，**沒有**執行模擬、DRC、LVS 或 PEX。面積、距離是規劃估算，標 `[UNVERIFIED-ESTIMATE]`；需以實際 PDK 定案的標 `[PDK-CHECK]`。所有接線事實（行號、腳位數、浮接節點）由 Python 程式逐行解析 netlist 取得（附錄 B）。


---

0. 結論

1. **建議採用方案 B「中軸鏡像 2 × 4」**（§3.2、圖 3）。8 個通道分上下兩列、面向同一條中軸；輸入走一條傳輸線到陣列中心再以 H-tree 分叉（分叉後每支約 125 µm），8 個取樣相位在中心的相位產生器就地 retime。它的分叉長度約為方案 A 的一半，又不像方案 C 需要改電路；schematic 只要做兩項「只改階層」的調整，hierarchical LVS 最順。
   - **方案 A「一字排開」**（圖 2）：最好畫、最容易先把 ASAP7 + Calibre 流程跑通，適合當流程練習版；但輸入樹每支約 255 µm、相位匯流排東近西遠，通道間 skew 最差。
   - **方案 C「取樣器集中」**（圖 4）：取樣瞬間的路徑最短，是效能上限；代價是要新增 8 顆 T/H 輸出 buffer（改電路）。等電路修好、要加 skew 校準時再考慮。
2. **這份 netlist 目前進不了 LVS。** 9 個 instance 腳位數不符（`XI_fcw`、`XI_mux0–7`），Calibre 讀 source netlist 時就會報錯。另有 10 項致命的功能錯誤（§7），例如：56 顆 `INV_X4` 的 gate 全部接在電源軌上（輸出永遠浮接）、偏壓 `net_vbias` 只有下拉路徑（≈ 0 V）、T/H 的 hold 節點經 30 pH 電感直接接到 VDD、所有 DFF 都存不了值。LVS 只檢查「版圖 = schematic」；照錯的 schematic 畫，一樣可以 LVS clean，但晶片不會動。
3. **ASAP7 只驗得了核心。** ASAP7 的 TechLib 只提供 SRAM / RVT / LVT / SLVT 四種 Vt 的電晶體 [3]；PDK 文件裡沒有 1.8 V IO 元件，也沒有電阻、電感、MOM 電容、二極體、varactor [2][3] `[PDK-CHECK]`。建議 LVS / DRC / PEX 的 top 先設在 `ADC_OPT_CORE`，IO ring 以黑盒處理；302 顆電阻、28 顆電感、63 顆 MOM、32 顆二極體、4 顆 varactor 要先決定 LVS 策略（§6.2）。
4. **決定 placement 的是通道間的 timing skew 與頻寬失配。** 規格 SNDR 46 dB @ 32 GHz → skew 總量 $\sigma \lesssim 25$ fs；若只允許 skew 吃掉 1 dB，$\sigma \approx 11$ fs；T/H 頻寬要匹配到約 0.5%（附錄 C）。這遠小於版圖對稱能保證的範圍 —— IBM 的 90 GS/s ADC 也要靠 < 30 fs 步階的 skew 調整 [7] —— 所以版圖的任務是把「系統性」skew 壓到校準範圍內。這份 netlist 目前沒有任何 skew / gain / offset 校準（§7 #17）。
5. **先做「只改階層、不改連線」的 schematic 調整 H1–H3**（§6.1）：VREF_BUF 移進通道、ADPLL 拆出相位產生器、被動元件包成獨立 cell。這樣 layout 階層 = schematic 階層，Calibre 可逐 cell 比對，錯誤不會擴散到整顆晶片。

圖 1　電路拆分：功能分區與訊號流（ADC_OPT_SOC_8b）

框內數量為展開後的實例數；紅色標籤 = § 7 問題編號（#1–#10 為 P0，修完前版圖定不下來）



1. 電路拆分

1.1 階層樹

```
ADC_OPT_SOC_8b（top，含 IO ring）
├── AIN_OPT ×6 ..... 類比輸入 pad：T-coil 2×18 pH + ESD（VIN_P/N、REFP/N、VCM、CLK_REF）
├── DOUT_PAM4 ×9 ..... 1.8 V CML 輸出 pad（B0–B7、LOCK_OUT）
├── ESD_N7 ×3、VDDI_CELL、VSSI_CELL ... 電源 clamp
├── INV_X4 ×8 ..... 輸出 buffer（XI_bufb0–7）
└── ADC_OPT_CORE
    ├── BGAP_N7 ×1 ..... 帶隙 + 偏壓（VBIAS、IBIAS）
    ├── ADPLL_N7 ×1 ..... 4 級環形 DCO + 4 顆 varactor + 8 相位 buffer（INV_X4 ×8）
    ├── VREF_BUF_N7 ×8 ..... 每通道一顆參考 buffer，各帶 2×800 fF 去耦
    ├── FLASH_PIPE_CHANNEL ×8（相位 0°…315°，每路 8 GS/s）
    │   ├── Active_TH_N7 ... T/H：2×30 pH 峰化電感、2×8 fF hold 電容
    │   ├── Flash_4b_N7 ×2 . 粗 / 細 flash：各 15 顆比較器 + 16 顆 450 Ω 梯形電阻
    │   ├── 殘差級 ..... MM_sub/gn ×4 + 2×24 fF
    │   ├── FIR_TAP_N7 ..... 4-tap 電流式 FIR（輸出懸空）
    │   └── DFF_simple_N7 ×8 輸出暫存
    └── NAND2 ×8 ..... 「8 選 1 MUX」
```

1.2 規模（由程式展開計數）

項目	數量	備註
子電路	23	清單見附錄 A；`DFF_SR_N7` 定義了但沒被使用
MOS（instance / 含 M 倍數）	7,625 / 25,773	其中核心 7,472
比較器	240	16 個 flash × 15
DFF / latch	64 / 128	
電阻	302	256 顆在 flash 梯形電阻

項目	數量	備註
電感	28	T/H 16、pad T-coil 12
電容	67（合計 13.69 pF）	MOM 63、varactor 4；VREF_BUF 去耦佔 12.8 pF
二極體	32	ESD 30、帶隙 2

面積大戶是被動元件，不是電晶體：MOM 13.69 pF 在 2–4 fF/μm² 下約 3,400–6,800 μm²；16 顆 T/H 電感各約 40 × 40 μm（含 keep-out）≈ 25,600 μm²（附錄 C）`[UNVERIFIED-ESTIMATE]`。所以 T/H 的 pitch 由電感決定，不由電晶體決定。

1.3 實體分區（依「放在版圖哪一區」歸類）

分區	內容	電源域	敏感度	為什麼	放置原則
輸入前端	8 × Active_TH（含 16 顆電感）、輸入分配	VDD	★★★	取樣瞬間決定 skew 與頻寬失配	8 份完全相同；到輸入與取樣時脈的分支等長
殘差級	8 × (4 MOS + 2 C)	VDD	★★★	直接決定細 flash 看到的殘差	緊貼 T/H 輸出
比較器陣列	16 × Flash_4b（240 比較器 + 256 R）	VDD	★★	比較器 offset、梯形電阻梯度	梯形電阻對折、比較器成對（§4.3）
參考電壓	8 × VREF_BUF + 12.8 pF	VDD	★★★	通道間 gain 失配 → fs/8 附近的 spur	每通道就近；REFP/REFN 幹線對稱
偏壓	BGAP	VDD	★★	所有 tail 的偏壓	遠離 PLL 與數位，星狀分配
時脈	ADPLL（DCO + varactor）、8 相位 buffer	VDD（應為 VDD_PLL，#3）	噪聲源 + skew 源	DCO 是強干擾；相位 buffer 決定 skew	DCO 放角落加 guard ring；相位產生器靠近取樣器
數位	64 DFF、8 FIR、8 NAND2、8 INV_X4	VDD	噪聲源	切換電流	放在與輸入相反的一側
IO ring	6 AIN、9 DOUT、5 個 ESD / 電源 cell	VDDE 1.8 V	—	ESD 與 1.8 V 介面	輸入 pad 用 GSSG；電源 pad 分散四邊

1.4 電源域

- netlist 的電源 port：`VDD`（0.75 V）、`VDD_PLL`、`VDDE`（1.8 V）、`VSS`、`VSSE`。header 的 `VDD_DSP`（0.80 V，L10、L28）沒有任何 pin 或元件使用。
- 核心 480 mW ÷ 0.75 V ≈ **640 mA**。以每對電源 pad 50–80 mA 粗估，需要 8–13 對 VDD/VSS pad，分散在四邊 `[UNVERIFIED-ESTIMATE]`。die 大小很可能由 pad 數決定。
- `ADPLL_N7` 內部用的是 `VDD`（不是 port），`VDD_PLL` port 沒有接任何元件（#3）。若要給 PLL 獨立電源，這一項必須先修，否則版圖接 VDD_PLL、schematic 卻是一個浮接的區域網路，LVS 對不上。

---

2. 三個方案共通的 placement 原則

1. **版圖階層 = schematic 階層。** cell 名稱、pin 名稱與 subckt 一致；先讓葉 cell（INV、NAND2、latch、比較器、梯形電阻、T/H…）各自 LVS clean，再往上組。錯誤會被侷限在一個 cell 裡，不會在 top-level 一次冒出幾千條。
2. **8 個通道用同一個 cell，只平移或上下鏡射（MX），不左右鏡射（MY）、不旋轉。** FinFET 的 gate 錯位發生在通道長度（source→drain）方向，方向相反的兩顆「相同」電晶體 Vth 與電流會不同 [12]。ASAP7 的 fin 是

水平方向 [2]，所以上下鏡射不改變 source / drain 的左右順序，左右鏡射會。cell 內的差動對用偶數 finger 並共用擴散，相鄰 finger 方向自然相反，兩個方向各半。

3. **輸入與取樣時脈是 placement 的主軸。** 32–40 GHz 在 BEOL 介質中 λ/10 ≈ 380–540 µm（附錄 C），輸入分配的長度已在這個量級，要當傳輸線處理，而且 8 支分叉的幾何必須一模一樣。T/H 頻寬要匹配到約 0.5%，而 hold 電容只有 8 fF → 0.5% 只有 0.04 fF，所以每個 T/H 輸出到比較器的走線也要一模一樣。
4. **噪聲源集中並隔離。** DCO 放角落、雙 guard ring、自己的 VDD_PLL / VSS pad；數位與輸出 driver 放在與輸入相反的一側。Goyal 等人的 5nm 環形振盪器 pre-layout 7.13 GHz、post-layout 只剩 5.85 GHz，靠共用連續 active、3-track M0、重排長寬比讓各相位走線等長才拉回 [13] → 本電路的 4 級 DCO 也要讓 `net_d0–d3` 走線等長。
5. **電感要留 keep-out。** 電感周圍的金屬 fill 會因渦電流改變 L 與 Q [14]；每顆電感周圍留 fill 排除區或用 PDK 的圖案化浮接 fill，兩顆電感之間拉開距離減少互感。每通道的 `LL_pk_p/n` 都從 VDD 接出（L188–189），可合成一顆**中心抽頭對稱電感**（中心接 VDD），面積約減半、P/N 也更對稱（H3）。
6. **電源網格先規劃。** 640 mA 的核心電流要靠分散的 pad 與最上層金屬網格。ASAP7 的 BEOL 到 M9（80 nm pitch）為止 [2]，沒有 RF 用的厚金屬 → 在 ASAP7 上做的 IR / EM 與電感 Q 都沒有代表性 `[PDK-CHECK]`。
7. **連續 active + 足夠 dummy。** 比較器、T/H 差動對用連續 active，兩端補 dummy 使 LOD 效應飽和；NMOS dummy gate 接 VSS、PMOS 接 VDD [13]。ASAP7 cell 之間是雙擴散斷點（DDB）[2]，每段 active 兩端要預留 dummy poly 的面積。
8. **陣列兩端補 dummy。** 陣列最外側的通道和中間的通道看到的鄰居不同（fill、應力、耦合），PEX 會不一樣。在通道陣列兩端各補一條 dummy 結構（可用不接線的 tile 外框 + fill），讓 8 個通道的邊界環境一致。

---


3. 三種 placement 方案

三個方案用同一個通道 tile（§4、圖 5），差別在 top-level 怎麼擺這 8 個 tile、輸入與取樣時脈怎麼送過去。尺寸皆為 `[UNVERIFIED-ESTIMATE]`；pad 大小與間距只是示意，實際依封裝（flip-chip bump 或 wirebond）決定。

3.1 方案 A「一字排開」（1 × 8）

圖 2　方案 A「一字排開」（1 × 8 通道列）

起步最快、LVS/DRC 最單純；取樣時脈與輸入樹最長 → 通道間 skew / 頻寬失配風險最高。尺寸為規劃估算 [UNVERIFIED-ESTIMATE]



配置：8 個 tile 排成一列（約 476 µm 寬），T/H 朝上接「分配帶」。分配帶內有 3 級二元等長輸入樹（每支約 255 µm）、8 相位匯流排、REF 幹線；tile 下方是一條數位帶（MUX、retiming、輸出 buffer）。ADPLL、BGAP 在東側，VIN 從北邊中間進，輸出 pad 在南邊。die 約 740 × 430 µm。


優點	缺點
最規則：tile 直接 abut，routing 幾乎都是水平 / 垂直匯流排	輸入樹每支約 255 µm，接近 λ/10
LVS / DRC 最容易先 clean；PEX 萃一個通道即可複製	相位匯流排從東端送，西端通道比東端多走約 400 µm，要蛇行補長度，蛇行本身又增加寄生與耦合
schematic 只要 H1（H2 選配）	通道在 x 方向的梯度（溫度、應力、IR drop）隨通道編號單調變化，失配序列有規律

適合：第一次把 ASAP7 + Calibre 流程跑通的練習版，不追效能。

3.2 方案 B「中軸鏡像 2 × 4」（建議）

圖 3　方案 B「中軸鏡像 2 × 4」（建議方案）

上下兩列以水平中軸 MX 鏡射（fin 水平 → S/D 方向不變）；CHk 與 CHk+4 同一欄、共用一對互補時脈。尺寸為估算 [UNVERIFIED-ESTIMATE]



配置

- 上列 CH0–3、下列 CH4–7，以水平中軸上下鏡射（MX），T/H 都朝向中軸。
- **CHk 與 CHk+4 放同一欄。** netlist 裡 CHk 的 `CLK` = clk(45k°)、CHk+4 的 `CLK` = clk(45k+180°)（L429–460），兩者正好是一對互補相位 → 一對差動時脈線從中軸上下分接即可。
- **VIN**：從西邊中間的 GSSG pad 進，沿中軸走一條傳輸線到陣列中心，再 H-tree 分成 4 欄，每欄上下各一支；分叉後每支約 125 µm（含上下段）。
- **取樣時脈**：ADPLL 本體（DCO）在東北角，只送**一條主時脈**到中軸中心的相位產生器 PG（H2 從 ADPLL 拆出），8 個相位在 PG 就地產生並 retime，再以 H-tree 送到 4 欄。Razavi 指出 skew 同時來自相位的「產生」與「分配」，用主時脈 retime 可避免失配經過非重疊產生器與 buffer 累積 [4]。
- **REF / 偏壓**：走陣列中間的垂直中線，對稱分到左右兩欄；BGAP 在東側，離 DCO 至少一個 guard ring 的距離。
- **數位**：上列輸出往北、下列往南，各進一條數位帶，再到東南角的輸出 MUX。die 約 620 × 580 µm。

優點	缺點
VIN 分叉長度約為 A 的一半、取樣相位路徑約 145 µm 且 8 支等長；8 個通道到 VIN 與 PG 的幾何可做到完全相同	中軸同時走 VIN、相位、偏壓，層次要先規劃（例：VIN 用較上層金屬、上下 VSS 屏蔽；相位用中層，與 VIN 正交交叉）
MX 鏡射不改變 FinFET 的 source / drain 方向 [12]	上下兩列看到的全域梯度不同，要靠校準吸收
die 接近正方形，電源網格與 pad 分配容易	PG 在陣列中心，本身是小噪聲源 → PG 要小、有自己的 guard ring 與供電分支


優點	缺點
schematic 只要 H1 + H2，都不改電路連線	

適合：這份 netlist 修完 §7 之後的正式版。

3.3 方案 C「取樣器集中」

圖 4　方案 C「取樣器集中」（T/H 叢集 + 後端陣列）

8 顆 T/H 與相位產生器擠在輸入 pad 旁，取樣瞬間的路徑最短；代價是需新增 T/H 輸出 buffer（改電路）。尺寸為估算 [UNVERIFIED-ESTIMATE]



配置：把 8 顆 T/H 從通道拆出來（H4），在輸入 pad 旁擠成 2 × 4 的取樣器叢集（含電感約 246 × 142 µm），PG 在叢集中心；後端（殘差 + 粗 / 細 flash + VREF + 數位，每個約 56 × 120 µm）排成 2 × 4 陣列放在東側，中間以 8 組屏蔽的樣本匯流排連接。IBM 的 90 GS/s 8 bit ADC 採用的就是這種階層：差動輸入直接接到 4 個取樣 / 交錯 slice，再以 buffer 後的樣本餵給 16 個子 ADC；4 個相位的 skew 以 < 30 fs 步階調整，ADC 面積 470 × 960 μm^2 [7]。

優點	缺點
取樣瞬間只看叢集內的短路徑（VIN 分叉後每支約 100 µm、PG → 取樣開關約 100 µm），skew 與頻寬失配最小	hold 電容只有 8 fF，約 250–300 µm 的樣本匯流排會把負載放大數倍 → **必須新增 T/H 輸出 buffer**（改電路、加功耗、重新模擬）
後端的時脈不再決定取樣瞬間，可以放寬	T/H 的 pitch 仍由電感決定（每顆約 50 µm），叢集只比 B 的前端小一些：VIN 分叉約 100 vs 125 µm；16 顆電感擠在一起還要處理互感
	階層改動最多（H4）；8 組樣本匯流排的 routing 與 RLC 萃取最複雜

適合：電路修好、加上 skew 校準、要衝規格的階段。

3.4 比較與建議


評比項目	A 一字排開	B 中軸鏡像 2 × 4	C 取樣器集中
VIN 分叉後每支長度	約 255 µm	**約 125 µm**	約 100 µm
取樣相位路徑（PG / PLL → 取樣開關）	60–500 µm，需蛇行補成等長	**約 145 µm，H-tree 等長**	約 100 µm
取樣時脈對稱性	匯流排需蛇行補長	**PG 在中心，H-tree**	最佳（PG 在叢集中心）
通道 cell	1 種，平移	**1 種，平移 + MX**	T/H + 後端 2 種
schematic 調整	H1	**H1 + H2（不改連線）**	H1 + H2 + H4（改電路）
routing 複雜度	低	中（中軸擁擠）	高（8 組樣本匯流排）
LVS 難度	最低	低	中（新 cell 要先驗）
DRC 風險	低	中（中軸金屬密度）	中（電感密集、fill）
PEX	萃一個通道即可複製	通道 + 中軸分開萃	樣本匯流排要 RLC / EM
die 估算	740 × 430 µm	620 × 580 µm	780 × 560 µm
適用階段	流程練習	**正式版**	衝規格

建議：採用方案 B。 它把最關鍵的 VIN 分叉與取樣相位路徑縮短到約 A 的一半並天生等長，而且通道仍是同一個 cell、schematic 連線不變，LVS / DRC / PEX 的難度幾乎和 A 一樣。在電感決定 T/H pitch 的前提下，C 比 B 只再縮短約 20%，卻要多一組 T/H buffer 與 8 組長樣本匯流排；它的好處要等 T/H 改成不需電感的設計（叢集可再縮小）、並加上 skew 校準後才兌現得了；在那之前，先用 A 把流程跑通、用 B 做正式版。

4. 通道 tile 內部 placement（三個方案共用）

圖 5　通道 tile 內部 placement（三個方案共用）與 flash 梯形電阻對折

左：一個 tile = FLASH_PIPE_CHANNEL + VREF_BUF（H1）；右：Flash_4b 的 16 顆電阻在 r8 對折後，每一列正好是一對比較器要的兩個 tap



一個 tile = `FLASH_PIPE_CHANNEL` + 它的 `VREF_BUF`（H1），約 56 × 170 µm `[UNVERIFIED-ESTIMATE]`。由 T/H 端往數位端依序是：T/H → 殘差級 → flash 區（粗 ｜ REF ｜ 細）→ 數位。

4.1 T/H

- 取樣開關 `MM_sw_p/n`（L180–181）左右對稱，貼著 VIN 入口；VIN_P / VIN_N 以一對差動線從面向中軸的那一邊進入。
- **取樣時脈單獨一支**直達開關 gate；比較器、DFF、FIR 的時脈另走通道內的 clock buffer。netlist 目前把同一條 `CLK` 直接接到 T/H 開關、30 顆比較器、8 顆 DFF，而 `XI_ckbuf` 的輸出 `net_ck_ch` 沒有接任何東西 → 建議改成 CLK 直送取樣開關、經 buffer 後再送比較器與 DFF，比較器的 kickback 才不會回打取樣邊緣。
- hold 電容 `CC_hold_p/n`（各 4 fF × 2）緊鄰開關輸出，上下用 VSS 屏蔽；`net_th_p/n` 到粗 flash 的走線 P/N 等長、8 個通道完全相同。
- `LL_pk_p/n` 合成一顆中心抽頭對稱電感（H3），放在 T/H 區中央，周圍留 keep-out；電感下方不放主動元件。

4.2 殘差級

- 緊接 T/H 下方，`MM_sub_p/n`、`MM_gn_p/n`（L379–382）P/N 鏡像，`CC_res_p/n`（各 24 fF）貼著輸出節點；`net_res_p/n` 直送細 flash。
- 注意：這一級目前是一顆開關加交叉耦合 PMOS（會 latch），不是 ×16 的殘差放大器（#8）。電路重做後 placement 原則不變，但元件數與面積會變。

4.3 Flash：梯形電阻對折、比較器成對

netlist 的第 k 顆比較器（`XI_c14`…`XI_c0`，L246–260）接 `VREF_P = r(k+1)`、`VREF_N = r(15−k)`，也就是兩個以 r8 為中心對稱的 tap。所以：

- **把 16 顆電阻在 r8 對折成兩條並排的腿**：左腿 REFP → r15 → … → r8，右腿 r8 → r7 → … → r1 → REFN。對折後第 j 列（j = 1…7）同時有 r(16−j) 與 r(j)，正好是 `c(15−j)` 與 `c(j−1)` 兩顆比較器要的 tap（極性相反）；第 8 列是 `c7`（兩端都接 r8）。
- **好處**：(1) 每顆比較器的兩條 tap 線都很短；(2) 同一列的兩顆比較器看到相同的 tap 寄生，系統性 offset 對稱；(3) REFP、REFN 兩個端點落在同一側，VREF_BUF 到兩端可以等長。
- 16 顆電阻同方向、同尺寸、同 contact，每條腿兩端加 dummy 電阻；ASAP7 沒有電阻元件，整組包成 `RES_LADDER16` cell（H3）。
- 比較器（preamp + StrongARM，L199–220）：latch 的結構本身正確（四個內部節點都有 reset，符合 [10]）。preamp 靠梯形電阻那一側（tap 接的是 preamp PMOS 負載的 gate，L204–205），latch 與輸出反相器靠外側的時脈線；preamp 輸出 `net_pa_p/n` 短且對稱，由 preamp 隔開 latch 的 kickback。
- **VIN 匯流排**（T/H 輸出）用較上層金屬沿比較器列走，垂直落到各 preamp 的輸入對，不與梯形電阻平行；與時脈線之間以 VSS 隔開。15 顆 preamp 的輸入 gate 加上約 70 µm 的匯流排，負載和 8 fF 的 hold 電容同量級 `[UNVERIFIED-ESTIMATE]` → 這條匯流排的幾何在 8 個通道之間必須完全一致。
- 列尾放溫度計 → 二進位編碼器（目前的 4 顆 NOR2 不是正確的編碼器，#11）。Flash 的梯形電阻、比較器陣列與編碼的一般設計考量見 [9]。

4.4 VREF_BUF 與去耦

- VREF_BUF 放在粗、細兩欄 flash 中間；兩組梯形電阻的 REFP / REFN 端都朝向它。
- 2 × 800 fF 去耦以 MOM 疊在 REF 欄（與梯形電阻）上方的中高層金屬，下面墊一層 VSS 屏蔽，避免耦合到比較器；在 ASAP7 上 MOM 無法被 LVS 辨識，處理方式見 §6.2。

4.5 數位

- 8 顆 DFF、FIR、clock buffer 放在 tile 最遠端，輸出只往外（往數位帶）走。
- 數位區有自己的 VDD / VSS 條，與 flash 區之間一道 guard ring。**注意**：schematic 只有一個 `VDD` 時，實體上可以分支但必須仍是同一個 net；若要真正分成兩個電源網路，要先在 schematic 加 port，否則 LVS 會報 short / open。

---

5. 關鍵網路與 routing 約束

網路	為什麼重要	placement / routing 規則	PEX 後要看
`VIN_P / VIN_N` → 8 顆 T/H	32–40 GHz 輸入；分支差異 = 頻寬與相位失配	GSSG pad；差動對共平面、上下 VSS；分叉點對稱；不與時脈平行	8 支分叉的延遲與負載差（需 RLCK 或 EM 萃取）
`net_clk0…315`	取樣瞬間 = skew	PG → 8 顆取樣開關 gate 等長、同層、同 via 數、同負載；取樣開關是唯一負載	8 個 T/H gate 的到達時間差與上升時間差
`net_th_p/n`（×8）	hold 節點只有 8 fF	最短、P/N 對稱、8 個通道完全相同、VSS 屏蔽	每通道對地 C、P/N ΔC、通道間 ΔC
`net_res_p/n`（×8）	殘差精度	同上	同上
`net_r1…r15`（×16）	比較器門檻	對折 + 成對（§4.3）	tap 電阻、kickback 耦合

網路	為什麼重要	placement / routing 規則	PEX 後要看
`net_rpX / net_rnX`	通道間 gain 失配	VREF_BUF 就近；兩個 flash 對稱；去耦貼近	各通道 REF 阻抗與 droop
`net_vbias / net_ibias`	所有 tail 的偏壓，扇出 270+	BGAP 星狀分配，每通道一支，就近去耦	IR drop、通道間偏壓差
DCO `net_d0...d3`	振盪頻率、相位	4 級走線等長 [13]；雙 guard ring	post-layout 頻率
`B0–B7`、`net_bX_k`	數位	往外走，不跨類比區	—
`VDD / VSS / VDD_PLL / VDDE`	640 mA、多電源域	網格、分散 pad；PLL 與數位各自分支	IR / EM

6. 為 LVS / DRC / PEX 預先做的事

6.1 Schematic 階層調整（H1–H3 不改連線）

#	調整	目的	會不會改電路
H1	`VREF_BUF_N7` 從 `ADC_OPT_CORE` 移進 `FLASH_PIPE_CHANNEL`；core 改傳 REFP/REFN/VBIAS 給通道	一個 tile = 一個 cell，8 份完全相同，可以逐 cell LVS、萃取一次複製	不會（攤平後連線相同）
H2	`ADPLL_N7` 拆成 `DCO_CORE` + `PHASE_GEN`（8 顆相位 buffer + retime）	PG 才能放到陣列中心（方案 B / C），DCO 留在角落	不會（retime 若新增元件則會）
H3	被動元件包成獨立 cell：`RES_LADDER16`、`IND_CT_30P`、`TCOIL_18P`、`MOMCAP_*`、`VARACTOR_*`、`DIODE_*`	LVS 可以整個 cell 做 BOX 或 filter；PEX / EM 模型可直接替換	不會
H4	（僅方案 C）T/H 拆出通道，新增 `TH_BUF` ×8	取樣器叢集	**會**，要重新模擬

6.2 LVS（ASAP7 + Calibre）

項目	現況	建議做法
腳位數不符	9 個 instance（#1）	先修，否則 source netlist 讀不進來
元件名稱	`N_7_FF` / `P_7_FF` 等不是 ASAP7 元件；ASAP7 的電晶體有 SRAM / RVT / LVT / SLVT 四種 Vt [3]	依 ASAP7 TechLib 的 symbol 名稱重新對照 `[PDK-CHECK]`
閘長	`L=7n / 14n / 28n`；ASAP7 閘長 21 nm（20 nm drawn）[2]	7n → 20n；14n、28n 改 2 顆串聯，schematic 也畫成串聯，並確認 deck 的串聯 MOS 化簡設定
寬度	`W=21n / 42n / 84n`；FinFET 以 fin 數定寬	依比例對應 1 / 2 / 4 fin `[CONFIRM]`；schematic 只留 nfin × finger × m
並聯 `M=`	版圖是一根根 finger	確認並聯 MOS 化簡；M 與 nf 的對應規則先講好
電阻 302 顆	ASAP7 沒有電阻元件	包成 cell（H3）後用 `LVS BOX`：只比對 cell 的 pin 與外部連線，內容不比 [16]；阻值由 PEX 或手算確認
電感 28 顆	ASAP7 沒有電感元件；螺旋金屬在版圖萃取中就是一條導線，兩端會被當成同一個 net	一定要包成 cell 後 `LVS BOX`，否則版圖是 1 個 net、schematic 是 2 個 net，必定不符
MOM 電容 63 顆	ASAP7 沒有電容元件	source 端 `LVS FILTER c OPEN SOURCE`（只濾 source，兩極視為開路）[15]，容值改由 PEX 確認；或包成 cell BOX
二極體 32 顆	30 顆在 IO cell，2 顆在帶隙	IO 整個黑盒；帶隙的二極體 BOX 或改成 ASAP7 可實現的形式
Varactor 4 顆	無此元件	改成 MOS varactor（S/D 接在一起的 MOS，LVS 認得）
短路元件	`Dio3` 兩端都是 GND（10 顆）	刪除（#16）

項目	現況	建議做法
隱含電源	`ADPLL_N7` 內部用 `VDD`、`AIN_OPT` 用 `VSS`，都不是 port（#3）	改成 port；多電源域的 net 名稱在版圖 label 與 schematic 一致
未用 port / 浮接 gate	7 個未用 port；`net_esd_bias`、9 個 `net_d0` 浮接 gate（附錄 B）	接好或拿掉，否則 ERC 報錯
Well / 基板 tap	ASAP7 README：標準 cell 可用 pin 代替 tap，**上層 LVS 必須放實體 tap** [3]	tile 內自帶 tap，間距依 DRM
IO ring	ASAP7 沒有 1.8 V IO 元件	ASAP7 階段 top 設在 `ADC_OPT_CORE`；IO ring 等拿到真的 N7 / N6 PDK 再做

> 通則：LVS clean 只代表「版圖 = schematic」。§7 的 P0 沒修之前跑出來的 LVS clean 沒有意義。

6.3 DRC（ASAP7）

- **網格**：CPP 54 nm、fin pitch 27 nm；M1–M3 pitch 36 nm（EUV），M4 以上為 32 nm 的 1.5 / 2 / 2.5 倍（48 / 64 / 80 nm）[2]。所有元件對齊網格；匹配元件同方向、同 finger 長。
- **閘長只有一種**（20 nm drawn）[2]，長通道一律用串聯。
- **雙擴散斷點（DDB）**：cell 之間是 DDB [2]，每段 active 兩端預留 dummy poly。
- **高速線放上層**：VIN 與取樣時脈用 M6 以上（pitch 較大、電阻較低），M1–M3 只做 cell 內連接 —— 與 Goyal 等人少用 M0、盡快換到上層以降低寄生的做法一致 [13]。
- **電感與 MOM 區的 fill**：電感區設 fill 排除或用圖案化浮接 fill（可把 fill 對 Q 的影響減少 83% [14]）；排除區周邊要另外檢查 density。fill 後重跑 DRC / LVS。
- **Antenna**：VIN、時脈等長線直接接 gate，必要時跳層或加 antenna diode `[PDK-CHECK]`（先確認 ASAP7 deck 有沒有 antenna 規則）。
- **Guard ring 與 well**：DCO、PG、數位各自 guard ring；間距依 deck。

6.4 PEX（Calibre xACT 3D）

- ASAP7 的萃取 deck 是給 **Calibre xACT 3D** 用的，README 記載測試可用的版本是 `aoi_cal_2017.4_19.14`，`aoi_cal_2018.2_52.40` 的 xACT 不相容 [3]。先確認實驗室的 Calibre 版本。
- **先 cell、後 top**：先萃取一個 tile，把 `net_th_p/n`、`net_res_p/n`、梯形電阻 tap 的寄生調好再複製；top-level 只攤平關鍵網路（VIN、相位、REF、偏壓），其他用 cell 的萃取結果。
- **8 個通道要一起比**：同一個 cell 在不同位置，邊界環境不同寄生就不同 —— 比較 8 個 `net_th_p/n` 的對地 C、8 個取樣開關 gate 的時脈到達時間。
- **RC 萃取不夠的地方**：電感與 32–40 GHz 的輸入分配需要 EM（S 參數或 RLCK）模型；xACT 的 RC + 耦合電容只適用於其餘網路。
- **PEX 不是 pass / fail**：它只產生寄生模型，最後以後模擬（skew、頻寬、SNDR、SFDR）判定。

---

7. 畫版圖前必須先修的 netlist 問題

行號指原始檔。**P0** = 不修就不能定案版圖（元件清單或連線會改）；**P1** = 影響匹配、功能完整性或 LVS 整潔度。

7.1 P0

#	位置	問題	修法
1	L328；L462–469	腳位數不符：`XI_fcw` 給 4 個 net 到 5-port 的 `AND2`；`XI_mux0–7` 給 6 個 net 到 5-port 的 `NAND2` → simulator 與 LVS 讀檔即失敗	依設計意圖重寫 FCW 介面與輸出 MUX
2	L116–121	`INV_X4` 的 D/G/S 寫錯：四顆 MOS 的 gate 分別接 VSS / VDD，輸入 `VIN` 接到 source → 永遠關閉、輸出浮接。全晶片 56 顆（8 相位 buffer、16 顆 VREF 內 buffer、T/H、FIR、通道時脈、8 顆輸出 buffer）	改為 `MM0 net_x VIN VSS VSS` 等正確順序（SPICE 順序是 D G S B）
3	L297–328；L50	`ADPLL_N7` 內部 18 個端點用 `VDD`，但 `VDD` 不是它的 port；`VDD_PLL` port 沒接任何元件。`AIN_OPT` 的 `CC_tc` 接 `VSS`，也不是 port → 兩者都變成浮接的區域網路	`VDD` → `VDD_PLL`；`VSS` → `GND`
4	L415；L302–309；L294	核心把區域網路 `REF`（浮接）接到 PLL，`CLK_REF` port 沒用到；DCO 是 4 級反相器環（偶數級）→ 會 latch、不會振盪；「64 GHz、8 相位 45°」的相位間隔只有 1.95 ps，而 64 GS/s 的 8 路交錯需要 8 GHz、間隔 15.625 ps 的 8 相位（附錄 C）	接上 CLK_REF；重做 DCO（奇數級或差動環）與相位產生架構
5	L72–73；L488–503；L512–519；L75–76	`DOUT_PAM4` 的輸入 `net_d0` 不是 port → 9 個輸出 pad 都沒有訊號源（浮接 gate）。`B0–B7` 同時被核心的 0.75 V `INV_X4` 與 1.8 V pad driver 驅動，還有 50 Ω 接到 VDDE → 搶驅動、過壓。`net_ibias_h/l` 只接 diode-connected 負載，沒有電流源	補 serializer / level shifter，pad driver 的輸入接到核心輸出；給 driver 偏壓
6	L347–348；L332；L481–486、L51	`net_vbias` 只有 `MM_vb` 的 NMOS 下拉加上 270 多個 gate → ≈ 0 V，所有 tail 都關；`net_ibias` 只有 PMOS 上拉加 gate → ≈ VDD。帶隙標示 1.2 V，但 VDD 只有 0.75 V。`net_esd_bias` 無驅動 → 6 個輸入 pad 的 ESD NMOS（M=48）gate 浮接	重做偏壓與低電壓帶隙；ESD NMOS gate 經電阻接 GND
7	L182–189	T/H：峰化電感 `LL_pk_p/n` 從 VDD 直接接到 hold 節點（DC 短路）；負載 `MM_ld_p/n` 交叉耦合（正回授 → latch）；`MM_src_p/n` 的 drain 接在輸入端	重做 T/H（取樣開關 + buffer；交錯 ADC 前端可參考 [7][8]）；電感峰化應放在 buffer 負載、與電阻串聯，不能直接跨在 hold 節點
8	L379–384	殘差級只有一顆由 `net_cb3` 控制的開關加交叉耦合 PMOS → latch，不是註解寫的 gain = 16 殘差放大器，也沒有 DAC 相減	重做 DAC + 殘差放大
9	L149	`D_Latch_SR_N7` 的 `XI2` 第二輸入接 `net_r`，應為 `Q_B` → 沒有回授、不能存值；64 顆 DFF（128 個 latch）全部失效	改成 `XI2 net_s Q_B ...`，或直接用驗證過的標準 cell
10	L51–56、L68–71、L85–87、L95–97	IO cell 用核心 FinFET（`N_7_FF` / `P_7_FF`）直接跨在 1.8 V VDDE 上，沒有厚氧化層 IO 元件	改用 foundry IO 元件 / IO library（ASAP7 沒有）

7.2 P1

#	位置	問題	影響 / 修法
11	L262–265；L392–399	4 顆 NOR2 不是溫度計 → 二進位編碼器；每個 flash 有 7 個比較器輸出懸空（全晶片 112 個）；粗 flash 位元接到 B0–B3（LSB），與註解「MSB B7..B4 = 粗」相反；沒有 1-bit overlap 的數位校正	重做編碼器與位元對應；比較器數量可能改變 → 影響 flash 面積
12	L462–469	「8 選 1 MUX」每個 bit 只接 CH0 與另一個通道，48 個通道輸出懸空；沒有 serializer / retiming	重做輸出資料路徑
13	L354–363	VREF_BUF：`VIN_REFP/N` 只接到輸出不用的 `INV_X4` → 輸出與參考電壓無關；PMOS 共源極沒有下拉	重做參考 buffer
14	L389–390	FIR 輸出 `net_fir_out` 懸空，係數接到偏壓線	決定 FIR 是否保留；不保留就刪，省面積

#	位置	問題	影響 / 修法
15	L371；L408、L411；L93；L10、L28；L156	未用 port：通道 `CLK_B`、`VCM`，核心 `CLK_REF`、`RESET`，`VDDI_CELL.VDDE`；`VDD_DSP` 沒有 pin；`DFF_SR_N7` 未使用	接好或刪除，減少 ERC 誤報
16	L59、L90、L100	`Dio3` 兩端都接 GND（10 顆）	刪除
17	全檔	沒有 timing skew / gain / offset 校準，但 46 dB @ 32 GHz 需要 fs 級 skew（附錄 C）	加入 skew 調整（例如可調延遲）與背景校準 [6]；placement 預留校準電路的位置
18	L483–486	REFP、REFN、VCM（DC）與 CLK_REF（PLL 參考時脈通常遠低於 40 GHz）也用 40 GHz 的 T-coil 輸入 pad → 8 顆多半不必要的電感	改用一般 ESD pad；T-coil 只留給 VIN_P / VIN_N [11]
19	全檔	`L=7n` 不是 7nm 製程的合法閘長（「7nm」是節點名稱）；`W` 不是 fin 數；元件名稱不屬於任何 PDK	依 §6.2 重新映射

8. 建議執行順序

1. **修 P0（#1–#10）**，並用附錄 B 的結構檢查（腳位數、浮接 gate、隱含電源）確認歸零。
2. **映射到 ASAP7**（元件名、L、nfin）並做 H1–H3；決定每類被動元件的 LVS 策略（§6.2）。
3. **模擬**：各 block DC → 暫態 → 單一通道 → 8 通道交錯（含 skew / 頻寬失配掃描），確定 T/H、flash、PG 的真實尺寸。
4. **葉 cell 版圖 + DRC / LVS**：INV / NAND2 / NOR2 / latch / DFF → 比較器 → `RES_LADDER16`（BOX）→ Flash_4b → T/H（電感 BOX）→ tile。
5. **tile PEX**，調整 `net_th`、`net_res`、tap 寄生；再依**方案 B** 擺 8 個 tile、中軸、PG、DCO、BGAP、數位帶。（只想先練流程：用方案 A。）
6. **Core-level**：LVS（IO 黑盒）、DRC（含 fill）、PEX（關鍵網路 + EM 模型）、後模擬。
7. **IO ring**：等拿到真的 N7 / N6 PDK 的 IO library 再做；ASAP7 做不到。

若要試自動 placement，ALIGN 有 ASAP7 的 PDK 抽象 [17]；建議只丟單一比較器或 flash 這種小 block，8 個 tile 的相同性仍需人工確認。

9. 6nm 與 7nm 的適用範圍

- **7nm**：§6 的 ASAP7 細節（閘長 20 nm drawn、CPP 54 nm、fin 27 nm、金屬 pitch、DDB、沒有被動與 IO 元件）可直接用於實驗室的 ASAP7 流程 [2][3]。ASAP7 是預測型 PDK，只能做研究，不能下線。
- **6nm**：TSMC 說明 N6 的設計規則、元件模型與 IP 向下相容於 N7，由 N7 移轉「非常直接」[1]。所以 §2–§5 的 placement 原則與三個方案都能直接沿用到 N6；層名、MOM / 電感 PCell、IO library、LVS 化簡設定以 foundry 的 DRM 與 deck 為準。
- **兩者共通**：netlist 標示的 `TSMC N7 (CLN7FF)` 元件名稱是虛構的，任何一個真實 PDK 都要重新映射。

10. 參考資料

「證據等級」說明這份報告實際看過的內容：**全文**＝讀過原文並核對引用處；**全文擷取**＝以網頁 / PDF 擷取核對了引用的句子；**摘要**＝只讀摘要；**書目**＝只確認書目資訊。

#	文獻	在本文的用途	證據等級
0	原始 netlist `Coherent_OPT_ADC_SoC_7nm.netlist`（SHA-256 `c173e819...a5fec0`）	所有接線、行號、計數	程式逐行解析（附錄 B）
1	TSMC, "N7/N6 Technology." 連結	N6 與 N7 設計規則相容	廠商頁面，全文擷取
2	L. T. Clark et al., "ASAP7: A 7-nm FinFET predictive process design kit," *Microelectronics Journal*, vol. 53, pp. 105–115, 2016. ScienceDirect；ASU, "ASAP7 Predictive Design Kit Development and Cell Design Technology Co-optimization," ICCAD 2017 tutorial. PDF	CPP、fin pitch、閘長、金屬 pitch、fin 水平方向、DDB、0.7 V	論文：書目；ICCAD 投影片：全文擷取
3	ASAP7 PDK r1p7 `README_ASAP7PDK_INSTALL_201210a.txt` 與 `Calibre_Usage_Instructions.txt`（專案檔）	四種 Vt、上層 LVS 需實體 tap、xACT 3D、Calibre 版本	全文
4	B. Razavi, "Design Considerations for Interleaved ADCs," *IEEE JSSC*, vol. 48, no. 8, pp. 1806–1817, 2013. DOI 10.1109/JSSC.2013.2258814. PDF	skew 來自相位產生與分配；以主時脈 retime	全文擷取
5	N. Kurosawa et al., "Explicit Analysis of Channel Mismatch Effects in Time-Interleaved ADC Systems," *IEEE TCAS-I*, vol. 48, no. 3, pp. 261–271, 2001. DOI 10.1109/81.915383. PDF	通道失配（offset / gain / timing / 頻寬）與 spur 位置 $k \cdot f_s/M \pm f_{in}$	全文擷取
6	M. El-Chammas, B. Murmann, "A 12-GS/s 81-mW 5-bit Time-Interleaved Flash ADC With Background Timing Skew Calibration," *IEEE JSSC*, vol. 46, no. 4, pp. 838–847, 2011. DOI 10.1109/JSSC.2011.2108125	TI flash ADC 的背景 skew 校準	書目
7	L. Kull et al., "A 90GS/s 8b 667mW 64× Interleaved SAR ADC in 32nm Digital SOI CMOS," *ISSCC 2014*. DOI 10.1109/ISSCC.2014.6757477	4 個取樣 slice 餵 64 個子 ADC、< 30 fs skew 步階、470 × 960 µm²	全文擷取
8	J. Im et al., "A 112-Gb/s PAM-4 Long-Reach Wireline Transceiver Using a 36-Way Time-Interleaved SAR ADC and Inverter-Based RX Analog Front-End in 7-nm FinFET," *IEEE JSSC*, vol. 56, no. 1, pp. 7–18, 2021. DOI 10.1109/JSSC.2020.3024261	7nm FinFET 56 GS/s 交錯 ADC 前端與多相位時脈校準的實作參考	摘要
9	B. Razavi, "The Flash ADC [A Circuit for All Seasons]," *IEEE Solid-State Circuits Magazine*, vol. 9, no. 3, pp. 9–13, 2017. DOI 10.1109/MSSC.2017.2712998	flash 的梯形電阻、比較器陣列、編碼	書目
10	B. Razavi, "The StrongARM Latch [A Circuit for All Seasons]," *IEEE Solid-State Circuits Magazine*, 2015（專案檔）	StrongARM 拓樸與 reset 節點	全文（專案檔）
11	S. Galal, B. Razavi, "Broadband ESD Protection Circuits in CMOS Technology," *IEEE JSSC*, vol. 38, no. 12, pp. 2334–2340, 2003. DOI 10.1109/JSSC.2003.818568	T-coil 寬頻 ESD（只用在高速輸入）	書目
12	P.-H. Wu, M. P.-H. Lin, X. Li, T.-Y. Ho, "Common-Centroid FinFET Placement Considering the Impact of Gate Misalignment," *ISPD 2015*. DOI 10.1145/2717764.2717769. PDF	gate 錯位沿 source–drain 方向；元件方向影響匹配	全文擷取
13	S. Goyal et al., "Design Challenges and Techniques for 5nm FinFET CMOS Analog/Mixed-Signal Circuits," *VLSID 2023*. DOI 10.1109/VLSID57277.2023.00033（專案檔）	連續 active、dummy 接法、LOD 飽和、3-track M0、環形振盪器 7.13 → 5.85 GHz	全文（專案檔）
14	A. Tsuchiya, H. Onodera, "Patterned Floating Dummy Fill for On-Chip Spiral Inductor Considering the Effect of Dummy Fill," *IEEE TMTT*, vol. 56, no. 12, pp. 3217–3222, 2008	fill 的渦電流影響電感 L 與 Q；圖案化浮接 fill 可減少 83% 的 Q 影響	摘要
15	EDA Solutions, "Calibre nmLVS: Filter elements from layout or source" (TN061). 連結	`LVS FILTER` 語法與 SOURCE / LAYOUT 限定	全文擷取（廠商技術說明）
16	YEUNGCHIE, "[Calibre] LVS BOX 簡明用法." 連結	`LVS BOX` 語法：只保留 pin 比對	全文擷取（業界實務文章；正式語法以 Calibre 手冊為準）

| 17 | ALIGN-pdk-asap7. GitHub | 自動 placement 選項 | 連結（本次未重新核對） |

沒有取得實際 foundry PDK、模擬結果、GDS 或寄生資料；本文件是有 netlist 證據的前期審查與 placement 約束提案。

附錄 A　子電路清單（23 個）

M / X / R / C / L / D 為該子電路**直接**定義的數量（未展開）。

子電路	行號	ports	M	X	R	C	L	D	port 順序
AIN_OPT	45	4	6	0	2	1	2	3	GND PAD VDDE BIAS_ESD
DOUT_PAM4	66	7	8	0	2	0	0	0	GND PAD VDD VDDE VSS IBIAS_H IBIAS_L
ESD_N7	83	2	3	0	1	0	0	3	GND VDD
VDDI_CELL	93	3	3	0	1	0	0	3	GND VDDE VDDI
VSSI_CELL	103	2	1	0	1	0	0	0	GND VSSI
INV	111	4	2	0	0	0	0	0	VDD VIN VOUT VSS
INV_X4	116	4	4	0	0	0	0	0	VDD VIN VOUT VSS
NAND2	123	5	4	0	0	0	0	0	A B VDD VOUT VSS
NOR2	130	5	4	0	0	0	0	0	A B VDD VOUT VSS
AND2	137	5	0	2	0	0	0	0	A B VDD VOUT VSS
D_Latch_SR_N7	145	6	0	5	0	0	0	0	D EN VDD Q Q_B VSS
DFF_SR_N7	156	8	2	5	0	0	0	0	CLK D RESET SET VDD Q Q_B VSS
DFF_simple_N7	169	5	0	3	0	0	0	0	CLK D VDD Q VSS
Active_TH_N7	179	8	7	1	0	2	2	0	CLK VDD VIN_P VIN_N VOUT_P VOUT_N VBIAS VSS
Flash_Comparator_N7	199	9	16	1	0	0	0	0	CLK VDD VIN_P VIN_N VREF_P VREF_N VOUT VBIAS VSS
Flash_4b_N7	226	12	0	19	16	0	0	0	CLK VDD VIN_P VIN_N REFP REFN VBIAS Q0 Q1 Q2 Q3 VSS
FIR_TAP_N7	272	12	12	1	1	1	0	0	CLK VDD D0 D1 D2 D3 W0 W1 W2 W3 VOUT VSS
ADPLL_N7	297	13	8	10	0	4	0	0	REF VDD_PLL CLK_0 CLK_45 CLK_90 CLK_135 CLK_180 CLK_225 CLK_270 CLK_315 LOCK FCW VSS
BGAP_N7	334	5	8	0	3	1	0	2	VDD VBGAP IBIAS VBIAS VSS
VREF_BUF_N7	354	7	4	2	0	2	0	0	VDD VIN_REFP VIN_REFN VOUT_REFP VOUT_REFN VBIAS VSS
FLASH_PIPE_CHANNEL	370	20	4	13	0	2	0	0	CLK CLK_B REFP REFN VCM VDD VIN_P VIN_N VBIAS VBIAS_H VBIAS_L B0 B1 B2 B3 B4 B5 B6 B7 VSS
ADC_OPT_CORE	407	19	0	26	0	0	0	0	CLK_REF FCW VIN_P VIN_N REFP REFN VCM VDD VDD_PLL VSS B0 B1 B2 B3 B4 B5 B6 B7 RESET
ADC_OPT_SOC_8b	475	22	0	29	0	0	0	0	B0 B1 B2 B3 B4 B5 B6 B7 CLK_REF REFP REFN VCM FCW VDD VDDE VDD_PLL VIN_P VIN_N VSS VSSE RESET LOCK_OUT

附錄 B　靜態檢查結果（`audit.py` 解析 netlist）

這些是文字層級的結構檢查，不是 simulator、ERC 或 LVS 的結果。單端點節點可能是刻意保留的輸出，要配合 §7 判讀。

B.1　腳位數不符（9 項）

子電路	instance	行號	實際 / 預期
`ADPLL_N7`	`XI_fcw` → `AND2`	328	4 / 5
`ADC_OPT_CORE`	`XI_mux0` … `XI_mux7` → `NAND2`	462–469	6 / 5（8 個 instance）

B.2　浮接 gate（攤平後只連到 MOS gate 的 net，10 個）

net	位置	說明
`net_esd_bias`	top	6 個 `AIN_OPT` 的 `MM4`（M=48）gate
`XI_dout_b0...b7/net_d0`、`XI_lock_pad/net_d0`	`DOUT_PAM4` ×9	pad driver 的輸入級 gate

另有兩個「只有單向驅動」的偏壓網路：`net_vbias`（1 個 NMOS drain + 272 個 gate → ≈ 0 V）、`net_ibias`（1 個 PMOS drain + 25 個 gate → ≈ VDD）。

B.3　隱含電源（用了但不是 port，2 項）

子電路	net	端點數
`ADPLL_N7`	`VDD`	18
`AIN_OPT`	`VSS`	1

B.4　定義了但未使用的 port（7 個）

`VDDI_CELL.VDDE`、`ADPLL_N7.REF`、`ADPLL_N7.VDD_PLL`、`FLASH_PIPE_CHANNEL.CLK_B`、`FLASH_PIPE_CHANNEL.VCM`、`ADC_OPT_CORE.CLK_REF`、`ADC_OPT_CORE.RESET`

B.5　只出現一次的內部節點（70 個）

子電路	數量	節點	判讀
`ADC_OPT_CORE`	51	48 個通道輸出 `net_bX_k`、`net_vbg`、`REF`、`net_lock`	輸出 MUX 只接 16 路（#12）；`REF` 浮接（#4）
`Flash_4b_N7`	7	`net_t13/11/9/7/5/3/1`	比較器輸出未用（#11）
`DFF_simple_N7`	2	`net_mqb`、`net_qb`	互補輸出未用，可接受
`VREF_BUF_N7`	2	`net_rp_int`、`net_rn_int`	參考輸入沒進到輸出（#13）
`FLASH_PIPE_CHANNEL`	2	`net_fir_out`、`net_ck_ch`	FIR 輸出、時脈 buffer 輸出未用（#14、§4.1）
其他 6 個子電路	6	`AIN_OPT.VSS`、`DOUT_PAM4.net_pull`、`ESD_N7.net_e1`、`DFF_SR_N7.net_mqb`、`Active_TH_N7.net_ck_int`、`FIR_TAP_N7.net_ck_fir`	多為未用輸出；`VSS` 見 #3

B.6　短路 / 退化元件

子電路	元件	行號	說明
`AIN_OPT`、`ESD_N7`、`VDDI_CELL`	`Dio3`	59、90、100	兩端都是 GND（展開後 10 顆）→ 刪除
`AIN_OPT`	`MM2`、`MM3`	52–53	D = S = GND，gate 接 `net_a0` → MOS 電容，合法；注意 LVS filter 設定兩邊一致
`VDDI_CELL`	`MM2`	95	同上

附錄 C　估算數字的算法

全部是一階近似，只用來決定 placement 的優先順序 `[UNVERIFIED-ESTIMATE]`。

項目	算法	結果
skew 預算	隨機 skew σ 對正弦輸入的 SNR ≈ $-20 \cdot \log_{10}(2\pi \cdot f_{in} \cdot \sigma)$（小誤差近似；通道失配分析見 [4][5]）	46 dB @ 32 GHz → σ ≈ 24.9 fs。若 skew 只允許讓 SNDR 從 47 dB 掉到 46 dB，skew 單獨的 SNR 需 ≈ 52.9 dB → σ ≈ 11.3 fs
頻寬失配	單極點 T/H：相位 $\phi = -\text{atan}(f/B)$；頻寬相對誤差 δ 造成 $\Delta\phi \approx (f/B)/(1+(f/B)^2) \cdot \delta$，等效時間 $\Delta t = \Delta\phi/(2\pi f)$	f = 32 GHz、B = 40 GHz → Δt ≈ 2.43 ps × δ；要 Δt ≤ 11.3 fs → δ ≤ 0.47%
hold 電容敏感度	0.47% × 8 fF	≈ 0.04 fF
傳輸線門檻	$\lambda = c / (f \cdot \sqrt{\varepsilon_r})$，$\varepsilon_r$ 取 3.0–3.9	32 GHz：λ/10 ≈ 475–540 µm；40 GHz：≈ 380–430 µm
相位間隔	64 GS/s 的相鄰取樣間隔 1/64 GHz	15.625 ps（= 8 GHz 時脈的 45°）；netlist 的 64 GHz DCO 取 45° 只有 1.95 ps
核心電流	480 mW ÷ 0.75 V	640 mA
電感尺寸	單圈圓環 $L \approx \mu_0 \cdot (d/2) \cdot [\ln(8d/w) - 2]$，w = 2 µm	d ≈ 20 µm → ≈ 30 pH；加 keep-out 約 40 × 40 µm
MOM 面積	13.69 pF ÷ (2–4 fF/µm²)（ASAP7 無官方 MOM 密度）	≈ 3,400–6,800 µm²；每顆 VREF_BUF 的 1.6 pF ≈ 400–800 µm²
分叉長度	沿圖 2–4 的走線量測（含垂直段）	VIN：A ≈ 255 µm、B ≈ 125 µm、C ≈ 100 µm；取樣相位：A 60–500 µm（需蛇行）、B ≈ 145 µm、C ≈ 100 µm；C 的樣本匯流排 ≈ 250–300 µm

附錄 D　名詞小抄

名詞	意思
TI（時間交錯）	8 顆較慢的 ADC 輪流取樣，合起來達到 64 GS/s
T/H（track-and-hold）	在時脈邊緣把輸入電壓「凍結」在 hold 電容上
timing skew	8 路取樣時間點彼此的誤差；會在頻譜上產生 $k \cdot fs/8 \pm f_{in}$ 的 spur [5]
H-tree	從中心點對稱分叉的走線，讓每個終點的路徑長度相同
MX / MY	上下鏡射 / 左右鏡射；FinFET 裡 MY 會讓 source 與 drain 左右對調
guard ring	圍住一個區塊的基板 / well 接點環，吸收雜訊、防 latch-up

名詞	意思
keep-out	電感等元件周圍不放其他金屬或元件的區域
LVS BOX	Calibre 只比對某個 cell 的 pin 與外部連線，內部不比
LVS FILTER	比對前把某類元件（例如電容）從 source 或 layout 拿掉
PEX	從版圖萃取寄生 R / C（/ L），供後模擬使用
DDB	雙擴散斷點；ASAP7 cell 之間用它隔開 active